avelino.atlantes.org
blog de avelino herrera morales
http://avelino.atlantes.org/blog/index.php?m=03&y=14&d=07&entry=entry140307-095351
Blog de avelino herrera morales. Implementación sobre FPGA de una interface para leds RGB de tipo neopixel (I). Miércoles, 10 de agosto de 2016, 00:09 - Desarrollo FPGAs y CPLDs. Puede descargarse la hoja de datos del fabricante. El tren de pulsos debe tener unos tiempos muy específicos. Para mandar un 0 hay que poner la entrada a nivel alto durante 350 ns y luego a nivel bajo durante 800 ns. Para mandar un 1 hay que poner la entrada a nivel alto durante 700 ns y luego a nivel bajo durante 600 ns. Bitban...
avelino.atlantes.org
blog de avelino herrera morales
http://avelino.atlantes.org/blog/rate_cgi.php?y=15&m=02&entry=entry150213-144947&rating=1
Blog de avelino herrera morales. Implementación sobre FPGA de una interface para leds RGB de tipo neopixel (I). Miércoles, 10 de agosto de 2016, 00:09 - Desarrollo FPGAs y CPLDs. Puede descargarse la hoja de datos del fabricante. El tren de pulsos debe tener unos tiempos muy específicos. Para mandar un 0 hay que poner la entrada a nivel alto durante 350 ns y luego a nivel bajo durante 800 ns. Para mandar un 1 hay que poner la entrada a nivel alto durante 700 ns y luego a nivel bajo durante 600 ns. Bitban...
avelino.atlantes.org
blog de avelino herrera morales
http://avelino.atlantes.org/blog/index.php?category=25
Blog de avelino herrera morales. Implementación sobre FPGA de una interface para leds RGB de tipo neopixel (I). Miércoles, 10 de agosto de 2016, 00:09 - Desarrollo FPGAs y CPLDs. Puede descargarse la hoja de datos del fabricante. El tren de pulsos debe tener unos tiempos muy específicos. Para mandar un 0 hay que poner la entrada a nivel alto durante 350 ns y luego a nivel bajo durante 800 ns. Para mandar un 1 hay que poner la entrada a nivel alto durante 700 ns y luego a nivel bajo durante 600 ns. Bitban...
avelino.atlantes.org
blog de avelino herrera morales
http://avelino.atlantes.org/blog/comments.php?y=15&m=01&entry=entry150121-152524
Blog de avelino herrera morales. Implementación sobre FPGA de una interface para leds RGB de tipo neopixel (I). Miércoles, 10 de agosto de 2016, 00:09 - Desarrollo FPGAs y CPLDs. Puede descargarse la hoja de datos del fabricante. El tren de pulsos debe tener unos tiempos muy específicos. Para mandar un 0 hay que poner la entrada a nivel alto durante 350 ns y luego a nivel bajo durante 800 ns. Para mandar un 1 hay que poner la entrada a nivel alto durante 700 ns y luego a nivel bajo durante 600 ns. Bitban...
avelino.atlantes.org
blog de avelino herrera morales
http://avelino.atlantes.org/blog/index.php?m=09&y=14&d=12&entry=entry140912-153001
Blog de avelino herrera morales. Implementación sobre FPGA de una interface para leds RGB de tipo neopixel (I). Miércoles, 10 de agosto de 2016, 00:09 - Desarrollo FPGAs y CPLDs. Puede descargarse la hoja de datos del fabricante. El tren de pulsos debe tener unos tiempos muy específicos. Para mandar un 0 hay que poner la entrada a nivel alto durante 350 ns y luego a nivel bajo durante 800 ns. Para mandar un 1 hay que poner la entrada a nivel alto durante 700 ns y luego a nivel bajo durante 600 ns. Bitban...
avelino.atlantes.org
blog de avelino herrera morales
http://avelino.atlantes.org/blog/trackback.php?y=14&m=12&entry=entry141215-151125&__mode=html
Blog de avelino herrera morales. Implementación sobre FPGA de una interface para leds RGB de tipo neopixel (I). Miércoles, 10 de agosto de 2016, 00:09 - Desarrollo FPGAs y CPLDs. Puede descargarse la hoja de datos del fabricante. El tren de pulsos debe tener unos tiempos muy específicos. Para mandar un 0 hay que poner la entrada a nivel alto durante 350 ns y luego a nivel bajo durante 800 ns. Para mandar un 1 hay que poner la entrada a nivel alto durante 700 ns y luego a nivel bajo durante 600 ns. Bitban...
avelino.atlantes.org
blog de avelino herrera morales
http://avelino.atlantes.org/blog/comments.php?y=14&m=03&entry=entry140307-095351
Blog de avelino herrera morales. Implementación sobre FPGA de una interface para leds RGB de tipo neopixel (I). Miércoles, 10 de agosto de 2016, 00:09 - Desarrollo FPGAs y CPLDs. Puede descargarse la hoja de datos del fabricante. El tren de pulsos debe tener unos tiempos muy específicos. Para mandar un 0 hay que poner la entrada a nivel alto durante 350 ns y luego a nivel bajo durante 800 ns. Para mandar un 1 hay que poner la entrada a nivel alto durante 700 ns y luego a nivel bajo durante 600 ns. Bitban...
avelino.atlantes.org
blog de avelino herrera morales
http://avelino.atlantes.org/blog/rate_cgi.php?y=15&m=02&entry=entry150213-144947&rating=2
Blog de avelino herrera morales. Implementación sobre FPGA de una interface para leds RGB de tipo neopixel (I). Miércoles, 10 de agosto de 2016, 00:09 - Desarrollo FPGAs y CPLDs. Puede descargarse la hoja de datos del fabricante. El tren de pulsos debe tener unos tiempos muy específicos. Para mandar un 0 hay que poner la entrada a nivel alto durante 350 ns y luego a nivel bajo durante 800 ns. Para mandar un 1 hay que poner la entrada a nivel alto durante 700 ns y luego a nivel bajo durante 600 ns. Bitban...
avelino.atlantes.org
blog de avelino herrera morales
http://avelino.atlantes.org/blog/rate_cgi.php?y=15&m=04&entry=entry150423-165522&rating=3
Blog de avelino herrera morales. Implementación sobre FPGA de una interface para leds RGB de tipo neopixel (I). Miércoles, 10 de agosto de 2016, 00:09 - Desarrollo FPGAs y CPLDs. Puede descargarse la hoja de datos del fabricante. El tren de pulsos debe tener unos tiempos muy específicos. Para mandar un 0 hay que poner la entrada a nivel alto durante 350 ns y luego a nivel bajo durante 800 ns. Para mandar un 1 hay que poner la entrada a nivel alto durante 700 ns y luego a nivel bajo durante 600 ns. Bitban...