kmaster123.blogspot.com
計算機設計: 四月 2007
http://kmaster123.blogspot.com/2007_04_01_archive.html
今天把老師給的範例程式給套用進去,去跑跑看,並跟同學討論如何修改。這學期教的比之前複雜多了,這下得努力研究可以了 = =" 。 訂閱: 文章 (Atom).
kmaster123.blogspot.com
計算機設計: 三月 2007
http://kmaster123.blogspot.com/2007_03_01_archive.html
Module div(r1,r2,r3,pb,clk,x,y,ready) ;. Input pb , clk;. Input [3:0] x,y;. Output [3:0]ready,r3,r2,r1;. Wire[3:0] r1,r2,r3;. Reg[3:0] r1,r2,r3,ready;. 1 第一階段: 除法機 修改為 乘法機 之行為模式設計, Verilog 程式設計, 口試, 書面報告. 2 第二階段: 除法機 修改為 乘法機 之混合模式設計, Verilog 程式設計, 口試, 書面報告. 3 第三階段: 除法機 修改為 乘法機 之結構模式設計, Verilog 程式設計, 口試, 書面報告. 訂閱: 文章 (Atom).
fu007ghost.blogspot.com
怎麼會這樣: 十二月 2006
http://fu007ghost.blogspot.com/2006_12_01_archive.html
星期二, 12月 26, 2006. Wire a1,b1,c1,d1,f1,f2,f3,f4,f5,F;. Nand q1(a1,a,a);. Nand q2(b1,b,b);. Nand q3(c1,c,c);. Nand q4(d1,d,d);. Nand q5(f1,a1,c1);. Nand q6(f2,a1,b,d);. Nand q7(f3,a,c,d1);. Nand q8(f4,a,b1,c);. Nand q9(f5,f1,f2,f3,f4);. Nand q10(F,f5,f5,f5,f5);. A=0;b=0;c=0;d=0;. 200 a= a;. 100 b= b;. Wire a1,b1,c1,d1,f1,f2,f3,f4,f5,F;. Nand #3 q1(a1,a,a);. Nand #3 q2(b1,b,b);. Nand #3 q3(c1,c,c);. Nand #3 q4(d1,d,d);. Nand #3 q5(f1,a1,c1);. Nand #3 q6(f2,a1,b,c,d);/ 去除Hazard. Nand #3 q6(f2,a1,b,d);.
fu007ghost.blogspot.com
怎麼會這樣: 十一月 2006
http://fu007ghost.blogspot.com/2006_11_01_archive.html
星期二, 11月 21, 2006. Posted by 阿弟的天空 @ 9:53 下午. 星期三, 11月 15, 2006. 針對某4 inputs, 1 outpout 電路, 進行真值表, K-Map, 化簡. F=(B' C D')(A' C D')(A B C')(A C' D)(B C' D)(A B D)(A' B' C D'). F=(B' C D')(A' C D')(A B C')(A C' D)(B C' D)(A B D)(A' B' D'). Posted by 阿弟的天空 @ 12:42 上午. 38463;弟的天空. 31532;二階段練習. 32066;於發現Hazard. 31532;一階段. 21407;來是這樣. 20316;業一. 20170;天的課外活動! 20358;灌灌水ㄅ.把我淹沒.
kmaster123.blogspot.com
計算機設計: test
http://kmaster123.blogspot.com/2007/04/test.html
訂閱: 張貼留言 (Atom).
kmaster123.blogspot.com
計算機設計: 學習除法器
http://kmaster123.blogspot.com/2007/04/blog-post.html
今天把老師給的範例程式給套用進去,去跑跑看,並跟同學討論如何修改。這學期教的比之前複雜多了,這下得努力研究可以了 = =" 。 訂閱: 張貼留言 (Atom).
kmaster123.blogspot.com
計算機設計: 這學期目標
http://kmaster123.blogspot.com/2007/03/blog-post.html
1 第一階段: 除法機 修改為 乘法機 之行為模式設計, Verilog 程式設計, 口試, 書面報告. 2 第二階段: 除法機 修改為 乘法機 之混合模式設計, Verilog 程式設計, 口試, 書面報告. 3 第三階段: 除法機 修改為 乘法機 之結構模式設計, Verilog 程式設計, 口試, 書面報告. 訂閱: 張貼留言 (Atom).
kmaster123.blogspot.com
計算機設計: 網路上教的範例~除法器
http://kmaster123.blogspot.com/2007/03/blog-post_19.html
Module div(r1,r2,r3,pb,clk,x,y,ready) ;. Input pb , clk;. Input [3:0] x,y;. Output [3:0]ready,r3,r2,r1;. Wire[3:0] r1,r2,r3;. Reg[3:0] r1,r2,r3,ready;. 訂閱: 張貼留言 (Atom).
fu007ghost.blogspot.com
怎麼會這樣: 十月 2006
http://fu007ghost.blogspot.com/2006_10_01_archive.html
星期二, 10月 31, 2006. Posted by 阿弟的天空 @ 11:04 上午. 星期三, 10月 18, 2006. Posted by 阿弟的天空 @ 1:55 下午. 星期二, 10月 03, 2006. Posted by 阿弟的天空 @ 3:00 下午. 38463;弟的天空. 31532;二階段練習. 32066;於發現Hazard. 31532;一階段. 21407;來是這樣. 20316;業一. 20170;天的課外活動! 20358;灌灌水ㄅ.把我淹沒.