lillian2714.blogspot.com
mp3xu4: 計算機設計
http://lillian2714.blogspot.com/2007/03/blog-post.html
今天上課初步認識課程中會用到的工具軟體SynaptiCAD,也將範例做了些試驗,因為之前都沒修過老師的課,對於軟體的使用並不了解,相信在使用幾次後就會熟練多了! 訂閱: 張貼留言 (Atom).
lillian2714.blogspot.com
mp3xu4: 第一階段;乘法機之行為模式設計考試
http://lillian2714.blogspot.com/2007/05/blog-post.html
Define NUM STATE BITS 3. Parameter TIME LIMIT = 110000; / 1250;. 50 clk = clk;. If ($time TIME LIMIT) #70 $stop;. Module slow div system(pb,ready,x,y,r3,sysclk);. Input pb,x,y,sysclk;. Output ready,r3;. Wire [11:0] x,y;. Reg [11:0] r1,r2,r3;. Reg [`NUM STATE BITS-1:0] present state;. Posedge sysclk) enter new state(`IDLE);. Ready = 1;. Posedge sysclk) enter new state(`INIT);. Posedge sysclk) enter new state(`INIT1);. Posedge sysclk) enter new state(`COMPUTE1);. Posedge sysclk) enter new state(`COMPUTE2);.
yongpei0914.blogspot.com
電腦‧設計: 乘法機___程式模擬圖
http://yongpei0914.blogspot.com/2007/05/blog-post_14.html
訂閱: 張貼留言 (Atom).
kingerzack.blogspot.com
F9203843: 十一月 2006
http://kingerzack.blogspot.com/2006_11_01_archive.html
星期二, 11月 21, 2006. Posted by f9203843 @ 3:02 下午. 星期一, 11月 20, 2006. Posted by f9203843 @ 1:49 下午. 21729;林鎮, 大葉大學, Taiwan. 31532;三階段. 31532;二階段. 20170;日第一階段考試結果9X9. 20170;日混合式除法機模擬圖和執行畫面. 31532;一階段 乘法機完成. 3月12日 紅綠燈挑戰. 26032;學期. 31532;四階段自我測驗Part-2. 31532;四階段自我測驗. 31532;三階段考試.
kingerzack.blogspot.com
F9203843: 十月 2006
http://kingerzack.blogspot.com/2006_10_01_archive.html
星期二, 10月 24, 2006. Wire a,b;. System clock #100 clock1(a);. System clock #50 clock2(b);. Module system clock(clk);. Begin#(PERIOD/2) clk= clk;. PERIOD-PERIOD/2) clk= clk;. Endalways @ (posedge clk). Posted by f9203843 @ 2:44 下午. 星期二, 10月 17, 2006. Posted by f9203843 @ 10:02 下午. 星期二, 10月 03, 2006. Posted by f9203843 @ 8:43 下午. Posted by f9203843 @ 1:32 上午. 星期一, 10月 02, 2006. Posted by f9203843 @ 4:32 下午. 21729;林鎮, 大葉大學, Taiwan. 31532;三階段. 31532;二階段. 26032;學期. 31532;三階段考試.
hindo0149.blogspot.com
計算機設計: 3/19 第一階段測試結果
http://hindo0149.blogspot.com/2007/03/319.html
Http:/ www.dyu.edu.tw/ f9203818/test1/. 訂閱: 張貼留言 (Atom).
hindo0149.blogspot.com
計算機設計: 2007/04/08第二階段測試
http://hindo0149.blogspot.com/2007/04/20070408.html
更改slow div arch的內容.alu主要使用到的功能為r1=r1-1;. 主要的加法交給counter register 來執行r2=r2 y;. 因為將加法放置在counter register來執行,所以執行的時間變長了,這是需要改進的地方. Define NUM STATE BITS 1. Module next state logic(next state,. Ldr1,incr2,clrr2,ldr3,. Muxctrl,aluctrl, ready,. Present state, r1gey, pb);. Output next state,ldr1,incr2,clrr2,ldr3,muxctrl,aluctrl,ready;. Input present state, r1gey, pb;. Reg [`NUM STATE BITS-1:0] next state;. Reg ldr1,incr2,clrr2,ldr3,muxctrl,ready;. Reg [5:0] aluctrl;. Wire [`NUM STATE BITS-1:0] present state;.
kingerzack.blogspot.com
F9203843: 四月 2007
http://kingerzack.blogspot.com/2007_04_01_archive.html
星期一, 4月 30, 2007. Posted by f9203843 @ 11:46 下午. 星期一, 4月 09, 2007. Define NUM STATE BITS 2. Parameter TIME LIMIT = 110000; / 1250;. 50 clk = clk;. If ($time TIME LIMIT) #70 $stop;. Module slow div system(pb,ready,x,y,r3,sysclk);. Input pb,x,y,sysclk;. Output ready,r3;. Wire [11:0] x,y;. Reg [11:0] r1,r2,r3;. Reg [`NUM STATE BITS-1:0] present state;. Begin @(posedge sysclk) enter new state(`IDLE);. Posedge sysclk) enter new state(`COMPUTE123);. Posedge sysclk) enter new state(`COMPUTE1234);.
kingerzack.blogspot.com
F9203843: 五月 2007
http://kingerzack.blogspot.com/2007_05_01_archive.html
星期一, 5月 07, 2007. Posted by f9203843 @ 8:50 下午. 21729;林鎮, 大葉大學, Taiwan. 31532;三階段. 31532;二階段. 20170;日第一階段考試結果9X9. 20170;日混合式除法機模擬圖和執行畫面. 31532;一階段 乘法機完成. 3月12日 紅綠燈挑戰. 26032;學期. 31532;四階段自我測驗Part-2. 31532;四階段自我測驗. 31532;三階段考試.