bluerain11012.blogspot.com
計算機‧設計: 除法機 (混合模式)
http://bluerain11012.blogspot.com/2007/04/blog-post_6641.html
除法機程式碼,以SynaptiCAD模擬,模擬波形圖如下:. 訂閱: 張貼留言 (Atom).
angellin198441.blogspot.com
林雅菁verilog作業: 2006.10
http://angellin198441.blogspot.com/2006_10_01_archive.html
星期二, 10月 24, 2006. 續)2006 10 17 2.5 Glitches andHazards(危障). 故F AC BC' AB. Posted by 雅菁 at 2:07 下午. 2006 10 17( 2.5 Glitches and Hazards). 三個inputs之Karnaugh Map如下 一般,我們只會圈AC及BC' 故F AC BC'. 下圖為 F=AC BC' 佈線圖. 下圖為 F=AC BC' 的週期圖. Posted by 雅菁 at 1:22 下午. 星期二, 10月 03, 2006. B input:週期200.0 ns C output:週期207.5 ns. A input:週期100.0 ns. Posted by 雅菁 at 2:34 下午. 32396;)2006/12/26 第一階段測試- -part 3. 2006/12/26 第一階段測試- -part 3. 32396;)2006/12/05 第一階段測試- -part 2. 2006 10 17( 2.5 Glitches and Hazards).
lillian2714.blogspot.com
mp3xu4: 計算機設計
http://lillian2714.blogspot.com/2007/03/blog-post.html
今天上課初步認識課程中會用到的工具軟體SynaptiCAD,也將範例做了些試驗,因為之前都沒修過老師的課,對於軟體的使用並不了解,相信在使用幾次後就會熟練多了! 訂閱: 張貼留言 (Atom).
lillian2714.blogspot.com
mp3xu4: 第一階段;乘法機之行為模式設計考試
http://lillian2714.blogspot.com/2007/05/blog-post.html
Define NUM STATE BITS 3. Parameter TIME LIMIT = 110000; / 1250;. 50 clk = clk;. If ($time TIME LIMIT) #70 $stop;. Module slow div system(pb,ready,x,y,r3,sysclk);. Input pb,x,y,sysclk;. Output ready,r3;. Wire [11:0] x,y;. Reg [11:0] r1,r2,r3;. Reg [`NUM STATE BITS-1:0] present state;. Posedge sysclk) enter new state(`IDLE);. Ready = 1;. Posedge sysclk) enter new state(`INIT);. Posedge sysclk) enter new state(`INIT1);. Posedge sysclk) enter new state(`COMPUTE1);. Posedge sysclk) enter new state(`COMPUTE2);.
snoopy214.blogspot.com
95-上學期Verilog專用: ※ 第一階段的測試 ............(Continue)--Using Silos
http://snoopy214.blogspot.com/2006/11/continue-using-silos.html
Wednesday, November 15, 2006. 第一階段的測試 .(Continue)- Using Silos. Posted by snoopyyhc @ 3:24 AM. F9203822, 大葉大學電機系, Taiwan. View my complete profile. 8251;第一階段的測試 : Find Where 0-Hazard is? 2006/10/17 練習 - find Hazard. 2006/10/03 練習 多工器 part2. 2006/09/28 Design Flow for HDL-based ASICs. 2006/09/26 practice the software of MAXPLUS2. 2006/09/21 校外教學- Verilog簡介. 20170;天真是糗到爆啦.
snoopy214.blogspot.com
95-上學期Verilog專用: December 2006
http://snoopy214.blogspot.com/2006_12_01_archive.html
Tuesday, December 19, 2006. 2006/12/19 第一階段終於 ending 啦 朝第二階段邁進吧! 功能 : Test 電路圖是否有接錯. 終於做出來了.真是太高興了 其實我是會做的.不曉得為什麼大家都做的很順利.而我卻非常的不順.上禮拜不是那邊怪怪的.就是這禮拜這裡怪怪的= = 而那些怪怪的原因就很像是卡到陰.實在很汗顏.我想我下一階段應該可以很快的做出來吧! 雖然代換成同一種邏輯閘(NAND or NOR)需要一些時間來算.不過這時候就是考驗到布林代數有沒有學好了.哈哈哈 A-ZA A-ZA Fighting! Posted by snoopyyhc @ 5:41 AM. Monday, December 11, 2006. 覺自己真的很笨.幹麻還去設周期阿.直接點旁邊的0 1值就好了= = 唉.不過下禮拜應該就可以把第一階段做出來了.拖太久了= =. Posted by snoopyyhc @ 11:40 PM. F9203822, 大葉大學電機系, Taiwan. View my complete profile.
snoopy214.blogspot.com
95-上學期Verilog專用: November 2006
http://snoopy214.blogspot.com/2006_11_01_archive.html
Tuesday, November 21, 2006. 的波形圖上看見 Hazard 只能嘗試的用Silos寫程式語言讓他在波型圖上出現Hazard 直到今天才知道方法的 :. 二 在卡諾圖上找出Hazard在哪 , 再把其中已知的值. Posted by snoopyyhc @ 5:04 AM. 第一階段的測試 .End (使用maxplus2). F=[( A) ( C) ( D)]&[B ( C) ( D)]&[A ( C) D]&[A B ( C)]&[( A) B C]&[( A) C D]. Posted by snoopyyhc @ 4:36 AM. Wednesday, November 15, 2006. 第一階段的測試 .(Continue)- Using Silos. Posted by snoopyyhc @ 3:24 AM. 第一階段的測試 : Find Where 0-Hazard is? F= [( A) ( C) ( D)]&[A ( C) D]&[( A) C D]&[B ( C) ( D)]&[( A) B C ( D)];.
uoyroflla.blogspot.com
uoyroflla: 1226 第三階段測試
http://uoyroflla.blogspot.com/2006/12/1226.html
星期二, 12月 26, 2006. 訂閱: 張貼留言 (Atom).
uoyroflla.blogspot.com
uoyroflla: 十一月 2006
http://uoyroflla.blogspot.com/2006_11_01_archive.html
星期二, 11月 21, 2006. 星期一, 11月 20, 2006. 下圖為(A,B,C,D)=(0110). 訂閱: 文章 (Atom).