r9603029.blogspot.com
研究記錄簿: Implenebtation of an encoder for turbo codes using the MIPS-like architecture
http://r9603029.blogspot.com/2008/07/implenebtation-of-encoder-for-turbo.html
Implenebtation of an encoder for turbo codes using the MIPS-like architecture. 訊號在傳送之前,必須經過編碼後再傳送出去.當有訊號要傳送時,輸出端可分為三個部份,一個為將原始訊號輸出;一個為將訊號經過encoder後在輸出;另一個為將訊號經過交錯器後,在進行編碼. 首先使用C語言撰寫turbo code的encoder驗證正確後,使用LCC將C語言的encoder程式編譯為MIPS組合語言程式,接著修改部分組合語言內容後,使用PCSpim驗證經由LCC編譯的MIPS組合語言程式是否正確,驗證正確後再將PCSpim所產生的rom與sram擷取出來,放置在使用Verilog HDL撰寫的似MIPS架構上,最後在使用xilinx ise配合modelsim驗證與模擬. 訂閱: 張貼留言 (Atom). Online Viterbi Decoding Tool (University of New Brunswick). Implenebtation of an encoder for turbo codes using.
r9603029.blogspot.com
研究記錄簿: 五月 2008
http://r9603029.blogspot.com/2008_05_01_archive.html
使用C語言實現通訊系統架構,加入本研究撰寫的convolutional Encoder 跟 Viterbi decoder執行過後,將資料放在Matlab上執行,執行結果如下圖:. 訂閱: 文章 (Atom). Online Viterbi Decoding Tool (University of New Brunswick).
kingerzack.blogspot.com
F9203843: 十月 2006
http://kingerzack.blogspot.com/2006_10_01_archive.html
星期二, 10月 24, 2006. Wire a,b;. System clock #100 clock1(a);. System clock #50 clock2(b);. Module system clock(clk);. Begin#(PERIOD/2) clk= clk;. PERIOD-PERIOD/2) clk= clk;. Endalways @ (posedge clk). Posted by f9203843 @ 2:44 下午. 星期二, 10月 17, 2006. Posted by f9203843 @ 10:02 下午. 星期二, 10月 03, 2006. Posted by f9203843 @ 8:43 下午. Posted by f9203843 @ 1:32 上午. 星期一, 10月 02, 2006. Posted by f9203843 @ 4:32 下午. 21729;林鎮, 大葉大學, Taiwan. 31532;三階段. 31532;二階段. 26032;學期. 31532;三階段考試.
bluerain1101.blogspot.com
蔚藍海域: 十二月 2006
http://bluerain1101.blogspot.com/2006_12_01_archive.html
星期四, 12月 07, 2006. 針對某 4 inputs, 1 outpout 電路進行真值表、K-Map化簡。 並找出 0-Hazard 所在,進行改進設計使其成為 0-Hazard Free。 所有數位電路設計均以結構化 Verilog 設計(僅使用 NAND 邏輯閘)。 2 求出輸出布林函數後,以 Verilog HDL 來設計此電路,程式碼如下. Verilog 1205(A,B,C,D,F);. A1,b1,c1,d1,f1,f2,f3,f4,f5;. 5 (a1,A,A);. 5 (b1,B,B);. 5 (c1,C,C);. 5 (d1,D,D);. 5 (f1,a1,b1,d1);. 5 (f2,B,c1);. 5 (f3,A,B,D);. 5 (f4,A,b1,c1);. 5 (f5,f1,f2,f3,f4);. 5 (F,f5,f5);. Verilog 1205 V0 (A,B,C,D,F);. 0 A=0; B=0; C=0; D=0;. A=0; B=0; C=0; D=0;. 320 A= A;. 160 B= B;. A:0 B:0 1 C:0 D:0.
hindo0149.blogspot.com
計算機設計: 3/19 第一階段測試結果
http://hindo0149.blogspot.com/2007/03/319.html
Http:/ www.dyu.edu.tw/ f9203818/test1/. 訂閱: 張貼留言 (Atom).
bluerain1101.blogspot.com
蔚藍海域: 十一月 2006
http://bluerain1101.blogspot.com/2006_11_01_archive.html
星期三, 11月 29, 2006. 針對某 4 inputs、1 outpout 電路進行真值表、K-Map化簡。 0-Hazard 所在,然後進行改進設計使其成為 0-Hazard Free。 以 MAX plus II 模擬驗證. 為了找出 0-Hazard 所在,在 這裡不將卡諾圖化到最簡). 2 在 MAX plus II 上畫出電路圖,如下圖。 A:0 B:0 1 C:0 D:0. A:0 B:0 1 C:1 D:1. A:0 B:1 C:1 D:0 1. 4 下圖為 0-Hazard 的模擬波形圖。 A:0 B:0 1 C:0 D:0 的情形. A:0 B:0 1 C:1 D:1 的情形. A:0 B:1 C:1 D:0 1 的情形. 5 在卡諾圖中進行修改設計,將 0-Hazard 消除掉。 6 下圖為 0-Hazard Free 的電路圖及模擬波形圖,由波形圖中可看到 0-Hazard 已被消除。 A:0 B:0 1 C:0 D:0 的情形. A:0 B:0 1 C:1 D:1 的情形. A:0 B:1 C:1 D:0 1 的情形. Posted by 笨笨魚 @ 4:58 下午.
fu007ghost.blogspot.com
怎麼會這樣: 十二月 2006
http://fu007ghost.blogspot.com/2006_12_01_archive.html
星期二, 12月 26, 2006. Wire a1,b1,c1,d1,f1,f2,f3,f4,f5,F;. Nand q1(a1,a,a);. Nand q2(b1,b,b);. Nand q3(c1,c,c);. Nand q4(d1,d,d);. Nand q5(f1,a1,c1);. Nand q6(f2,a1,b,d);. Nand q7(f3,a,c,d1);. Nand q8(f4,a,b1,c);. Nand q9(f5,f1,f2,f3,f4);. Nand q10(F,f5,f5,f5,f5);. A=0;b=0;c=0;d=0;. 200 a= a;. 100 b= b;. Wire a1,b1,c1,d1,f1,f2,f3,f4,f5,F;. Nand #3 q1(a1,a,a);. Nand #3 q2(b1,b,b);. Nand #3 q3(c1,c,c);. Nand #3 q4(d1,d,d);. Nand #3 q5(f1,a1,c1);. Nand #3 q6(f2,a1,b,c,d);/ 去除Hazard. Nand #3 q6(f2,a1,b,d);.
fu007ghost.blogspot.com
怎麼會這樣: 十一月 2006
http://fu007ghost.blogspot.com/2006_11_01_archive.html
星期二, 11月 21, 2006. Posted by 阿弟的天空 @ 9:53 下午. 星期三, 11月 15, 2006. 針對某4 inputs, 1 outpout 電路, 進行真值表, K-Map, 化簡. F=(B' C D')(A' C D')(A B C')(A C' D)(B C' D)(A B D)(A' B' C D'). F=(B' C D')(A' C D')(A B C')(A C' D)(B C' D)(A B D)(A' B' D'). Posted by 阿弟的天空 @ 12:42 上午. 38463;弟的天空. 31532;二階段練習. 32066;於發現Hazard. 31532;一階段. 21407;來是這樣. 20316;業一. 20170;天的課外活動! 20358;灌灌水ㄅ.把我淹沒.