kmaster123.blogspot.com
計算機設計: 三月 2007
http://kmaster123.blogspot.com/2007_03_01_archive.html
Module div(r1,r2,r3,pb,clk,x,y,ready) ;. Input pb , clk;. Input [3:0] x,y;. Output [3:0]ready,r3,r2,r1;. Wire[3:0] r1,r2,r3;. Reg[3:0] r1,r2,r3,ready;. 1 第一階段: 除法機 修改為 乘法機 之行為模式設計, Verilog 程式設計, 口試, 書面報告. 2 第二階段: 除法機 修改為 乘法機 之混合模式設計, Verilog 程式設計, 口試, 書面報告. 3 第三階段: 除法機 修改為 乘法機 之結構模式設計, Verilog 程式設計, 口試, 書面報告. 訂閱: 文章 (Atom).
kmaster123.blogspot.com
計算機設計: 四月 2007
http://kmaster123.blogspot.com/2007_04_01_archive.html
今天把老師給的範例程式給套用進去,去跑跑看,並跟同學討論如何修改。這學期教的比之前複雜多了,這下得努力研究可以了 = =" 。 訂閱: 文章 (Atom).
dyuminoko.blogspot.com
OPEN SEA: 累人的一次
http://dyuminoko.blogspot.com/2006/12/blog-post.html
星期二, 12月 05, 2006. 訂閱: 張貼留言 (Atom).
dyuminoko.blogspot.com
OPEN SEA: 真是恍然大悟呀...
http://dyuminoko.blogspot.com/2006/11/blog-post_21.html
星期二, 11月 21, 2006. 9678;原來我以前一直把input輸入錯誤.A應該是0000000011111111我卻打成0101010101010101.真是天大的錯誤呀 到今天才發現= =. 今日雖然有把1-HAZARD做出來,但卻不是老師要的0-HAZARD.而且下課才做出來= = 希望下星期可以成功完成! 訂閱: 張貼留言 (Atom).
dyuminoko.blogspot.com
OPEN SEA: 練習操作
http://dyuminoko.blogspot.com/2007/03/blog-post.html
星期一, 3月 19, 2007. 訂閱: 張貼留言 (Atom).
dyuminoko.blogspot.com
OPEN SEA: 今日課題~
http://dyuminoko.blogspot.com/2006/10/blog-post_24.html
星期二, 10月 24, 2006. 訂閱: 張貼留言 (Atom).
dyuminoko.blogspot.com
OPEN SEA: 完成第一階段了~~
http://dyuminoko.blogspot.com/2006/12/blog-post_116651117098774751.html
星期二, 12月 19, 2006. STEP2 再加入一個(B C),把HAZARD消除,就會看到剛剛的HAZARD不見了. 訂閱: 張貼留言 (Atom).
dyuminoko.blogspot.com
OPEN SEA: 今日
http://dyuminoko.blogspot.com/2006/11/blog-post.html
星期二, 11月 14, 2006. 這次把電路拉完後還是看不到HAZARD,後來同學教我要把TURBO BIT關掉,然後再把出現HAZARD的地方固定電壓,例如:HAZARD=B'CD的話就要把B設低電位0,C跟D設高電位1,才可以看的到HAZAR. 訂閱: 張貼留言 (Atom).
dyuminoko.blogspot.com
OPEN SEA: 今日範例
http://dyuminoko.blogspot.com/2007/04/blog-post.html
星期一, 4月 02, 2007. 今天把範例的除法器跑一遍,以前都沒學過這套軟體,所以第一次跑出來有點成就感,其中要把divbooke.v的原始碼前兩行的include刪掉才可以正確執行,至於其中道理我也不了解,但是能跑出來還是蠻開心ㄉ。 訂閱: 張貼留言 (Atom).